本实用新型提供一种降低SDI输出信号抖动的电路，SDI输出信号抖动低，符合SDI规范要求。视频处理器输出电路的时钟信号输出接口通过信号传输导线与时钟芯片的信号输入端连接，且在该信号传输导线上连接有端接电路；第一上拉电阻的一端与电源正极连接，另一端与所述的信号传输导线连接；第一下拉电阻的一端与电源负极连接，另一端与所述的信号传输导线连接；第二上拉电阻一端与电源正极连接，第二下拉电阻一端与电源负极连接；第二上拉电阻另一端与第二下拉电阻另一端连接后接至时钟芯片的时钟输入口；滤波电容与第二下拉电阻并联；时钟芯片的信号输出端与SDI发送电路的时钟信号接收接口连接。