多层堆叠线路电路板及其制造方法

授权公布号：暂无

多层堆叠线路电路板及其制造方法

有效

申请

2002-01-25

申请公布

2003-08-06

授权

2021-06-08

预估到期

2022-01-25

申请号	CN02114783.3
申请日	2002-01-25
申请公布号	CN1434672A
申请公布日	2003-08-06
授权公告日	2021-06-08
分类号	H05K1/00;H05K3/46
分类	其他类目不包含的电技术;
申请人名称	联能科技（深圳）有限公司
申请人地址	广东省深圳市宝安区沙井镇沙头工业区一栋

专利法律状态

2021-06-08 授权

状态信息

授权

2006-09-06 发明专利申请公布后的视为撤回

状态信息

发明专利申请公布后的视为撤回

2003-10-22 实质审查的生效

状态信息

实质审查的生效

2003-08-06 发明专利申请公布

状态信息

公布

摘要

本发明公开了一种多层堆叠线路电路板及其制造方法，它解决了电路板的线路厚度限制导电量小的问题，它包括有基板(1)、堆积在基板(1)上的线路基层(2)、其特征在于：在基层(2)上堆叠多层线路涂层(3)，基层(2)与多层线路涂层(3)固定连通为一体，线路涂层(3)的截面呈梯形多层堆叠或呈两个梯形对头连为一体的多层堆叠，本发明的制造方法它包括有进行前处理、压膜、曝光、蚀刻形成线路，涂绝缘层，并将覆盖线路层的绝缘层清除、整平、化学镀铜或电镀铜，形成线路基层；多次重复进行前处理、压膜、曝光、蚀刻形成线路，涂绝缘层，并将覆盖线路层的绝缘层清除、整平、化学镀铜或电镀铜，形成多层线路涂层等步骤。