一种基于CPU+CPLD实现FPGA程序远程升级加载的方法，通过CPU控制代码更新，当FPGA加载失败后，CPU还能重新启动代码更新流程，实现第2次重复加载操作，电路简单，可靠，不升级时上电加载速度快,且不占用CPU资源。该方法解决了一般FPGA的在线升级加载方式使用PS模式或者GPIO模拟JTAG模式，需要占用CPU的资源，且加载速度慢，导致很多设备开机耗时久等缺点。