本发明涉及无线通信技术领域，为一种频差估计方法、FPGA及存储介质，包括以下步骤：S1，选取预设点数量的PN序列作为同步头；S2，将整个频差估计分成多次对所述同步推进行递进估计，且后一次比前一次的精确度更高；S3，将最后一次的频差估计结果作为最终的频差估计值，为后续的码片数据提供频差校正参数。该方案在大量节省帧同步头开销的条件下，采用递进式的CFO估计手段，达到低信噪比下的优异性能，还能保证在超低信噪比snr下的频差估计性能，且只需一次频差校正计算，具备很强的实用价值。另一方面，整套算法FPGA实现中，主值的求取，差异的求取，都可以利用FPGA语言的自动wrap来实现，非常巧妙。