授权公布号:CN107817966B
比较器和存储器区域检测电路和方法
有效
申请
2017-09-07
申请公布
2018-03-20
授权
2023-08-18
预估到期
2037-09-07
| 申请号 | CN201710800012.6 |
| 申请日 | 2017-09-07 |
| 申请公布号 | CN107817966A |
| 申请公布日 | 2018-03-20 |
| 授权公布号 | CN107817966B |
| 授权公告日 | 2023-08-18 |
| 分类号 | G06F7/06;G06F13/16 |
| 分类 | 计算;推算;计数; |
| 申请人名称 | 安谋科技(中国)有限公司 |
| 申请人地址 | 英国剑桥 |
专利法律状态
2023-08-18
授权
状态信息
授权
2019-10-08
实质审查的生效
状态信息
实质审查的生效;IPC(主分类):G06F7/06;申请日:20170907
2018-06-19
专利申请权、专利权的转移
状态信息
专利申请权的转移;IPC(主分类):G06F7/06;登记生效日:20180531;变更事项:申请人;变更前:ARM 有限公司;变更后:ARM 有限公司;变更事项:地址;变更前:英国剑桥;变更后:英国剑桥;变更事项:申请人;变更后:安谋科技(中国)有限公司
2018-03-20
公布
状态信息
公布
摘要
本申请涉及比较器和存储器区域检测电路和方法。比较器电路包括进位保留加法器CSA电路,该CSA电路关于在第一输入值、第二输入值、与第一输入值和第二输入值相关联的进位输入值以及第三输入值中的对应位位置,生成部分和位的集合和进位位的集合,该CSA电路包括反相器电路,以提供第三输入值和由第一输入值和第二输入值组成的组之间的相对取反;以及组合器电路,以将部分和位的集合、在更高有效位方向被偏移预定数量的位进位位的集合、进位输入值以及1进行组合,以生成至少进位输出位;其中,进位输出位指示第三输入值是否大于第一输入值和第二输入值的和。


