授权公布号:CN114068396B
半导体结构及其形成方法
有效
申请
2020-07-31
申请公布
2022-02-18
授权
2024-03-22
预估到期
2040-07-31
| 申请号 | CN202010762890.5 |
| 申请日 | 2020-07-31 |
| 申请公布号 | CN114068396A |
| 申请公布日 | 2022-02-18 |
| 授权公布号 | CN114068396B |
| 授权公告日 | 2024-03-22 |
| 分类号 | H01L21/768;H01L29/78;H01L21/336 |
| 分类 | 基本电气元件; |
| 申请人名称 | 中芯国际集成电路制造(上海)有限公司 |
| 申请人地址 | 上海市浦东新区中国(上海)自由贸易试验区张江路18号 |
专利法律状态
2024-03-22
授权
状态信息
授权
2022-03-08
实质审查的生效
状态信息
实质审查的生效;IPC(主分类):H01L21/768;申请日:20200731
2022-02-18
公布
状态信息
公布
摘要
一种半导体结构及其形成方法,形成方法包括:提供基底,子器件区的基底上形成有多个叠层结构,第二方向垂直于第一方向,沿第一方向叠层结构之间形成有覆盖叠层结构侧壁的介电墙;形成横跨叠层结构和介电墙的伪栅;在子器件区的伪栅两侧的叠层结构中形成凹槽,露出介电墙的侧壁;沿第一方向,对凹槽露出的介电墙的侧壁进行减薄处理;在减薄处理后,在凹槽中形成源漏掺杂层,源漏掺杂层与介电墙的侧壁之间具有间隔;在形成所有子器件区的源漏掺杂层之后,形成覆盖源漏掺杂层的顶面和侧壁,且填充于源漏掺杂层与介电墙之间的接触孔插塞。本发明实施例有利于减小接触孔插塞与源漏掺杂层之间的接触电阻,进而有利于提升半导体结构的性能。


