授权公布号:CN104951594B
集成电路的布线方法以及集成电路结构
有效
申请
2015-05-28
申请公布
2015-09-30
授权
2023-07-21
预估到期
2035-05-28
| 申请号 | CN201510281035.1 |
| 申请日 | 2015-05-28 |
| 申请公布号 | CN104951594A |
| 申请公布日 | 2015-09-30 |
| 授权公布号 | CN104951594B |
| 授权公告日 | 2023-07-21 |
| 分类号 | G06F30/394;H01L27/02 |
| 分类 | 计算;推算;计数; |
| 申请人名称 | 格科微电子(上海)有限公司 |
| 申请人地址 | 上海市浦东新区盛夏路560号2号楼11楼 |
专利法律状态
2023-07-21
授权
状态信息
授权
2016-09-21
实质审查的生效
状态信息
实质审查的生效;IPC(主分类):G06F17/50;申请日:20150528
2015-09-30
公布
状态信息
公布
摘要
本发明的一个方面提供一种集成电路的布线方法,包括如下步骤:于版图中设定第一区域、第二区域以及位于第一区域和第二区域之间的辅助区域,布设单元块于所述第一区域、第二区域;分别于第一区域、第二区域以及辅助区域布设至少一层金属线以电性导通第一区域、第二区域以及辅助区域;去除辅助区域,旋转第二区域以使其匹配于第一区域,至少一层同层金属线电性导通第一区域和第二区域,同层中若干同一根金属线于第一区域与第二区域的交界处分别具有同一角度。本发明通过这种方式的调整,可以将第二区域内的布线资源充分利用,降低布线难度,提高单元块的分布密度,从而减少芯片面积,降低生产成本。


