本申请实施例提供了一种自适应时钟电路、芯片及电压调整方法、装置。本方案适用于包括ARM、RI SC‑V指令集架构的各种芯片，如物联网芯片、音/视频芯片等。自适应时钟电路应用于芯片，芯片包括电压源、被监测电路和时钟源，自适应时钟电路包括：自适应时钟单元，自适应时钟单元与被监测电路的电压输入端连接，并检测电压输入端的电压，若检测到电压小于或等于设定值，则对时钟源输出到被监测电路的时钟信号进行调整；电压跌落计数与调整单元，电压跌落计数与调整单元与自适应时钟单元连接，以记录设定时间段内电压小于或等于设定值的跌落次数，并根据跌落次数对电压源的输出电压进行调整。该自适应时钟电路可以保证电路的安全性，且避免过度降低性能。