本实用新型公开了一种利用PLL技术来消除数字音频传输时产生时钟抖动的电路，涉及数字音频领域，该利用PLL技术来消除数字音频传输时产生时钟抖动的电路包括：数字接收模块，用于接收输入音频，产生LRCK信号，输出给鉴相模块；数字锁相环模块，用于产生同LPCK信号的同频率信号，输出给鉴相模块；输出音频信号；与现有技术相比，本实用新型的有益效果是：本实用新型通过对数字接收模块、数字锁相环模块的相位差进行处理，反馈给数字锁相环模块，消除时钟抖动；且数字锁相环模块采用芯片远高于数字接收模块采用芯片的性能,使得此时整个电路系统的性能提高。