本发明公开一种时序校准方法和系统，该时序校准方法，用于对数字测试机的若干测试通道中的测试信号进行时序校准，该方法包括：选通数字测试机的任意两个测试通道，以输出测试信号；采用窗口比较器对选通的两个测试通道输出的测试信号进行比较，并将比较结果输出到FPGA；被选通的两个测试通道其中之一输出的测试信号经时钟缓冲器传输到FPGA作为采样时钟；FPGA根据采样时钟采集窗口比较器的输出结果，并将结果信息发送给控制终端；控制终端根据FPGA的输出结构调整对应的测试通道中测试信号的时钟相位，以完成对测试通道的时序校准。